Дизајнот на чипови е еден од развојните приоритети на секоја земја и проширувањето на индустријата за дизајнирање чипови во Кина ќе помогне да се намали зависноста на мојата земја од странски чипови. Во претходните написи, уредникот еднаш воведе напред и обратен проток на дизајн на чипови и изгледите за дизајн на чипови. Во оваа статија, уредникот ќе ви го претстави поглавјето за вистинскиот дизајн на чипови - оптимизација и реализација на потрошувачката на енергија на дрвото на часовникот во дизајнот на РФИД чипот.
Преглед на 1
UHF RFID е чип за идентификација на радиофреквенција UHF. Чипот усвојува пасивен режим на напојување: по добивањето на енергијата на носачот, предната крајна единица РФ генерира сигнал за напојување Vdd за напојување на целиот чип за работа. Поради ограничувањата на системот за напојување, чипот не може да генерира погон на голема струја, така што дизајнот со мала моќност стана голем чекор напред во процесот на развој на чипот. Со цел дел од дигиталното коло да произведе што е можно помалку потрошувачка на енергија, во процесот на дизајнирање на дигиталното логичко коло, покрај поедноставувањето на структурата на системот (едноставни функции, содржи само модул за шифрирање, модул за декодирање, модул за генерирање на случаен број, часовник , модул за ресетирање, единица за контрола на меморијата, како и целокупниот контролен модул), дизајнот на асинхрони кола е усвоен во дизајнот на некои кола. Во овој процес, видовме дека бидејќи дрвото на часовникот троши голем дел од потрошувачката на енергија на дигиталната логика (околу 30% или повеќе), намалувањето на потрошувачката на енергија на дрвото на часовникот исто така стана намалување на потрошувачката на енергија на дигитална логика и моќност на целиот чип за ознаки. Важен чекор за потрошувачка.
2 Состав на моќност на чипот и методи за намалување на потрошувачката на енергија
2.1 Состав на потрошувачка на енергија
Слика 1 Состав на потрошувачка на енергија од чип
Динамичката потрошувачка на енергија главно вклучува потрошувачка на енергија од краток спој и потрошувачка на напојување со вртење, што се главните компоненти на потрошувачката на енергија на овој дизајн. Потрошувачка на енергија од краток спој е внатрешна потрошувачка на енергија, што е предизвикано од моменталниот краток спој предизвикан од P цевката и N цевката вклучени во одреден момент во уредот. Потрошувачката на електрична енергија во обрт е предизвикана од полнење и празнење на капацитетот на товарот на излезот од уредот CMOS. Потрошувачката на енергија од истекување главно вклучува потрошувачка на енергија предизвикана од истекување на подпраг и истекување на портата.
Денес, двата најважни извори на потрошувачка на енергија се: конверзија на капацитивност и истекување на подпраг.
2.2 Главни методи за намалување на потрошувачката на енергија
Слика 2 Главни методи за намалување на потрошувачката на енергија од чип
2.2.1 Намалување на напонот на напојување Vdd
Остров на напон: Различни модули користат различни напони на напојувањето.
МултиТИ-ниво Напонско скалирање: Постојат повеќе извори на напон во истиот модул. Префрлете се помеѓу овие извори на напон според различни апликации.
Скалирање на фреквенција на динамичко напон: Надградена верзија на „прилагодување на напон во повеќе нивоа“, кое динамично го прилагодува напонот според работната фреквенција на секој модул.
AdapTIve Voltage Scaling: Надградена верзија на DVFS која користи повратно коло кое може да го следи однесувањето на колото за прилагодливо прилагодување на напонот.
Коло под-праг (дизајнот е потежок, а тој сè уште останува во опсегот на академско истражување)
2.2.2 Намалување на фреквенцијата f и стапка на обрт А.
Оптимизација на кодот (извлекување на заеднички фактори, повторна употреба на ресурсите, изолација на операнди, сериска работа за намалување на максималната потрошувачка на енергија, итн.)
Затворен часовник
Мултичасовна стратегија
2.2.3 Намалување на капацитивноста на товарот (CL) и големината на транзисторот (Wmos)
Намалете ги секвенцијалните единици
Област на чипови и намалување на скалата
Процесна надградба
2.2.4 Намалување на струјата на истекување Илеак
Контролен праг на напон (Праг на напон) (напон на праг current струја на истекување ↓ ако користите MTCMOS, VTCMOS, DTCMOS)
Контролирајте го напонот на портата (напон на портата) (со контролирање на напонот на изворот на портата за контрола на струјата на истекување)
Транзистор Стак (поврзете вишок транзистори во серија, зголемете ја отпорноста за да ја намалите струјата на истекување)
Напојување со затворен погон (напојување gaTIng или PSO) (кога модулот не работи, исклучете го напојувањето за ефикасно намалување на струјата на истекување)
3 Оптимизација на потрошувачката на енергија на часовник во РФИД чип
Кога работи чипот, голем дел од потрошувачката на енергија се должи на прометот на часовничката мрежа. Ако мрежата на часовникот е голема, загубата на енергија предизвикана од овој дел ќе биде многу голема. Меѓу многуте технологии со мала моќност, затворениот часовник има најсилен ефект на ограничување на потрошувачката на флип и внатрешната потрошувачка на енергија. Во овој дизајн, комбинацијата на повеќестепена технологија со затворен часовник и специјална стратегија за оптимизација на дрвото на часовникот заштедуваат голем дел од потрошувачката на енергија. Овој проект користеше различни стратегии за оптимизација за потрошувачка на енергија во логичкиот дизајн и испроба некои методи во задната крајна синтеза и физичкиот дизајн. Преку неколку оптимизација на напојувањето и повторувања на предните и задните краеви, пронајден е дизајнот на логичкиот код и минималната потрошувачка на енергија Интегриран пристап.
4.1 Рачно додајте ги часовниците во RTL фаза
Слика 3 Шематски дијаграм на затворен часовник
модул data_reg (En, Data, clk, out)
влез En, clk;
влез [7: 0] Податоци;
излез [7: 0] надвор;
секогаш @ (posedge clk)
ако (En) надвор = Податоци;
endmodule
Целта на оваа фаза е главно двојна: Првата е да се додаде затворена единица на часовникот за да се контролира брзината на обрт и да се намали динамичката потрошувачка на енергија поразумно во согласност со веројатноста за обрт на часовникот на секој модул. Второто е да се произведе часовничка мрежа со избалансирана структура што е можно повеќе. Може да се гарантира дека некои тампон-тампони може да се додадат во фазата на синтеза на дрвото на задниот часовник за да се намали потрошувачката на енергија. Единицата ICG (Интегрирана порта) во библиотеката за леарни ќелии може директно да се користи во реалниот дизајн на кодот.
4.2 Алатките во фазата на синтеза се вметнуваат во интегрираната порта
Слика 4 Вметнување на затворен часовник при синтеза на логика
# Поставете опции за часовнички порти, зададената макс_фаунт е неограничена
set_clock_gating_style-последователно_ заклучување на ќелијата \
-позитивна_еџ_логика {интегрирана} \
-контрола_на точка пред \
-контрол_ сигнал за скенирање е овозможен
# Создадете порамномерено дрво на часовникот со вметнување на „секогаш овозможени“ МКГ
поставете ги power_cg_all_registers true
поставете ги точките на напојување_настрани_повеќе_одневнички на часовникот
read_db дизајн.gtech.db
тековен_дизајн на врвот
линк
изворен дизајн.cstr.tcl
# Вметнете порта за часовници
вметни_часовник
компајлирање
# Создадете извештај за вметната часовник
report_clock_gate
Целта на оваа фаза е да се користи интегрираната алатка (DC) за автоматско вметнување на затворената единица со цел дополнително да се намали потрошувачката на енергија.
Треба да се напомене дека поставките на параметарот за вметнување на МКГ, како што е максималниот фанут (колку е поголем фанот, толку повеќе заштедува енергија, толку е поизбалансирано, е помал наклонот, во зависност од дизајнот, како што е прикажано на сликата), и поставување на параметарот minimum_bitwidth Покрај тоа, потребно е да се вметне нормално отворен ICG за покомплексни структури за контрола на портата за да се направи структурата на часовничката мрежа повеќе избалансирана.
4.3 Оптимизирање на потрошувачката на енергија во фазата на синтеза на дрвото на часовникот
Слика 5 Споредба на две структури на дрвени часовници (а): тип на длабочина на повеќе нивоа; (б): рамен тип на неколку нивоа
Прво воведете го влијанието на сеопфатните параметри на дрвото на часовникот врз структурата на дрвото на часовникот:
Накосен: Кривиот часовник, севкупната цел на дрвото на часовникот.
Одложување на вметнување (Латентност): Вкупно доцнење на патеката на часовникот, користено за ограничување на зголемувањето на бројот на нивоа на дрвото на часовникот.
Максимална превод: Максималното време на конверзија го ограничува бројот на тампони што можат да бидат управувани од тампон од прво ниво.
Max Capacitance Max Fanout: Максималната капацитивност на оптоварување и максималното издувување го ограничуваат бројот на тампони што можат да бидат управувани од тампонот на прво ниво.
Крајната цел на синтезата на часовникот во генералниот дизајн е да се намали закосувањето на часовникот. Зголемувањето на бројот на нивоа и намалувањето на секое ниво на обожавање ќе инвестира повеќе тампони и попрецизно ќе ја балансира латентноста на секоја патека на часовникот за да се добие помало искривување. Но, за дизајнот со мала моќност, особено кога фреквенцијата на часовникот е мала, барањата за тајмингот не се многу високи, па се надеваме дека скалата на дрвото на часовникот може да се намали за да се намали потрошувачката на енергија со динамичко вклучување предизвикано од дрвото на часовникот. Како што е прикажано на сликата, со намалување на бројот на нивоа на дрвото на часовникот и зголемување на фантазијата, големината на часовникот може ефикасно да се намали. Како и да е, поради намалувањето на бројот на тампони, дрво на часовник со помал број на нивоа од дрво на часовник со повеќе нивоа Само приближно балансирајте ја латентноста на секоја патека на часовникот и добиете поголема закосеност. Може да се види дека со цел да се намали обемот на дрвото на часовникот, синтезата на дрвото на часовникот со мала моќност е на штета на зголемување на одреден закос.
Конкретно за овој РФИД чип, ние користиме TSMC 0.18um CMOS LOGIC / MS / RF процес, а фреквенцијата на часовникот е само 1.92 М, што е многу мала. Во тоа време, кога часовникот се користи за синтеза на дрво на часовник, нискиот часовник се користи за да се намали обемот на дрвото на часовникот. Синтезата на дрвото на часовникот за потрошувачка на енергија главно ги поставува ограничувањата на закосување, латентност и транзит. Бидејќи ограничувањето на фантазијата ќе го зголеми бројот на нивоа на дрво на часовникот и ќе ја зголеми потрошувачката на енергија, оваа вредност не е поставена. Стандардна вредност во библиотеката. Во пракса, користевме 9 различни ограничувања на часовникот, а ограничувањата и сеопфатните резултати се прикажани во Табела 1.
5 Заклучок
Како што е прикажано во Табела 1, општиот тренд е дека колку е поголема целната кривина, толку е помала крајната големина на дрвото на часовникот, толку е помал бројот на тампони за дрво на часовникот и е помала соодветната динамичка и статичка потрошувачка на енергија. Ова ќе го спаси дрвото на часовникот. Целта на потрошувачката. Може да се види дека кога целниот закос е поголем од 10ns, потрошувачката на енергија во основа не се менува, но големата вредност на закосување ќе предизвика влошување на времето на задржување и ќе го зголеми бројот на вметнати тампони при поправка на тајмингот, па треба да се направи компромис. Од графиконот Стратегија 5 и Стратегија 6 се најпосакувани решенија. Покрај тоа, кога е избрана оптималната поставка за искривување, исто така можете да видите дека колку е поголема вредноста на Максималната транзиција, толку е помала крајната потрошувачка на енергија. Ова може да се сфати како подолго време на преминување на сигналот на часовникот, толку е помала потребната енергија. Покрај тоа, поставувањето на ограничувањето за латентност може да се зголеми што е можно повеќе, а неговата вредност има мал ефект врз крајниот резултат на потрошувачката на енергија.
Нашите други производи:
